



第3章 32位Pentium微处理器

- Pentium处理器基本构成:

- 总线接口部件。

- 内外总线接口

- 代码Cache（高速缓冲存储器）、数据Cache、转移目标缓冲器。

- 存储器扩展及管理

- 控制ROM部件、控制部件、预取缓冲存储器、指令译码部件。


- 控制器

- 整数运算部件、整数及浮点数寄存器组、浮点运算部件。

- 运算器



3.1 Pentium处理器内部结构



- 结构特性:**
1. 超标量流水线, 超标量为2
 2. 分立Cache, 指令数据各8K
 3. 重新设计的浮点运算部件, 8级流水
 4. 动态转移预测
 5. 内部32位, 外部DB64位, 属于32位机
 6. 4种工作方式: 实地址、保护虚地址、虚拟8086、系统管理

1. 总线接口部件
2. 预取缓冲存储器
3. 整数运算部件
4. 转移目标缓冲器
5. 浮点运算部件
6. 代码Cache
7. 数据Cache
8. 指令译码部件
9. 控制部件
10. 整数及浮点数寄存器组
11. 控制ROM部件

图 3.1.1 Pentium 微处理器的内部结构



3.1.1 总线接口单元





图 3.1.1 Pentium 微处理器的内部结构



3.1.2 流水线操作



预取缓冲器作用：预取指令。

预取缓冲器结构：2个部分，各32个字节，但只能有一个是工作状态，顺序取和转移取交替，由路径指针转换。

图 3.1.1 Pentium 微处理器的内部结构



超标量技术




图 3.1.1 Pentium 微处理器的内部结构



整数流水线




图 3.1.1 Pentium 微处理器的内部结构



分支预测





图 3.1.1 Pentium 微处理器的内部结构



3.1.4 分段与分页部件

- 1) **段**：被保护的独立的存储地址空间。
- 2) **分段目的**：在各应用程序间实行强制性的隔离，以便调用恢复。
- 3) **分段部件功能**：将逻辑地址转换成线性地址。
- 4) **Pentium**处理器采用二级分页管理机制，配有转换旁视缓冲器TLB。
Pentium微处理器将4 KB定义为一页。
- 5) **分页部件功能**：将线性地址转换成物理地址。





3.2 Pentium 微处理器编程结构

- Pentium微处理器的寄存器组包括5部分：

基本结构寄存器：16个，其中通用寄存器8、专用寄存器2、
段寄存器6

系统级寄存器：9个，其中系统地址4、控制5

调试寄存器：8个

模型专用寄存器：20个

浮点寄存器：18个



3.2.1 基本结构寄存器

通用寄存器

专用寄存器

段寄存器

32位寄存器

EAX

EBX

ECX

EDX

ESP

EBP

ESI

EDI

EIP

EFLAGS

16位寄存器

8位寄存器

8位寄存器

名称

累加器

基址寄存器

计数寄存器

数据寄存器

堆栈指针

基址指针

源变址寄存器

目的变址寄存器

指令指针

标志寄存器

代码段寄存器

数据段寄存器

堆栈段寄存器

附加段寄存器

附加段寄存器

附加段寄存器

AX

AH

AL

BX

BH

BL

CX

CH

CL

DX

DH

DL

SP

BP

SI

DI

IP

FLAGS

CS

DS

SS

ES

FS

GS

E: 扩展, Extended



标志寄存器EFLAGS

VM: 虚拟8086方式，保护方式下，VM=1，CPU工作在虚拟8086模式。

AC: 对齐检查，AC=1，当访问地址出现对齐错误时，产生异常中断17。

VIF: 虚拟中断标志，在虚拟方式下，VIF是IF的虚拟映像。


VIP: 虚拟中断挂起，指示虚拟中断是否挂起，为虚拟方式提供中断信息

ID: 标识标志，ID=1，表示该CPU支持CPUID指令，该指令提供厂商、产品系列等信息。

RF: 恢复标志，RF=1，即使遇到断点或调试故障，也不产生异常中断1（单步），成功执行指令时，RF自动清0。

NT: 嵌套任务，保护方式下，NT=1，当前执行的任务嵌套在另一个任务中，NT=0，无嵌套。

IOPL: I/O特权级，保护方式下，为I/O寻址操作设置最小保护级，0-3，0为最高优先级， $CPL \geq IOPL$ （CPL数值上小于等于IOPL）时，I/O指令才能执行，否则产生异常。只有特权级为0级的程序才能修改IOPL。





段寄存器

- 1) Pentium有6个段寄存器，每个都是16位长，CS是代码段寄存器，DS是数据段寄存器，ES、FS、GS是附加段寄存器，SS是堆栈段寄存器。
- 2) 每一个段寄存器都有一个与之相对应的段描述符高速缓存器，用来描述一个段的段基地址、段限（段的范围、长度）和段的属性。
- 3) 段寄存器是程序员可见的，而段描述符寄存器对程序员是透明的。


段寄存器	段选择符 16位	段描述符64位		
		段基址32位	段限20位	属性12位
CS				
DS				
SS				
ES				
FS				
GS				

图 3.2.3 Pentium 微处理器段寄存器



3.2.2 系统级寄存器


- 系统级寄存器包括4个系统地址寄存器和5个控制寄存器。
- 1、系统地址寄存器
- 由于系统存储管理的需要，配备了4个系统地址寄存器，用于控制分段存储器管理中数据结构的位置。
- 4个系统地址寄存器：全局描述符表寄存器GDTR、中断描述符表寄存器IDTR、局部描述符表寄存器LDTR、任务状态寄存器TR。





段描述符

- 1) 以段为单位为程序分配内存，段的信息是重要的。
- 2) **段描述符**：用于描述段的信息，8字节组成。
- 3) **段描述符表**：各个段的描述符作为一种数据结构，像数组似的组合在一起，就构成了描述符表。
- 4) 描述符表的开始地址放在描述符表寄存器中，该首地址再加上描述符表偏移量，就会得到相应的描述符。





段描述符表

- **GDT: global descriptor table**, 全局描述符表, 操作系统使用的段描述符和各项任务共用的段描述符放在一起组成的表。整个系统一个。
- **LDT: local descriptor table**, 局部描述符表, 某项任务专用的所有的各种段描述符放在一起构成的表。每个任务各有一个。
- **IDT: 中断描述符表**, 一种特殊的表, 它把每个中断向量与描述符联系在一起, 描述符包含中断服务程序入口地址和特性, 整个系统一个。
- 对应3个描述符表, 就有3个描述符表寄存器, 用于保存描述符表的开始地址:
 - GDTR: 保存GDT开始地址和段长, 48位。
 - LDTR: 保存LDT开始地址和段长、属性, 16+64位。
 - IDTR: 保存IDT开始地址和段长, 48位。
- **任务寄存器TR: 16+64位**, 保护方式下使用, 保存当前正在执行任务的任务状态段的信息 (包括段选择符、基地址、段长、属性), 任务切换时, 用它自动保存和恢复机器状态。CPU运行程序装入16位的段选择符, 由段选择符选择64位的段描述符, 装入高速缓存。



2. 控制寄存器

- Pentium微处理器由于控制管理的需要，配备了CR0-CR4控制寄存器。
- 作用：保存全局性机器状态。
- CR0：机器状态
- CR1：保留
- CR2：页故障线性地址寄存器
- CR3：页目录基地址
- CR4：设置Pentium扩展功能


	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
CR0	P G	C D	N W	保留										A M		W P	保留							N E	E T	T S	E M	P M	P E					
CR1	保留																																	
CR2	页故障线性地址																																	
CR3	页目录基址																										P C D	P W T						
CR4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	M C E	0	P S E	D E	T S D	P V I	V M E		

图 3.2.5 控制寄存器



CR0

- **PE: 保护方式允许**, PE=1 保护方式, PE=0 实地址方式。
- **MP: 监视协处理器**, MP=1 有协处理器, MP=0 无, 用于运行286、386程序。
- **EM: 仿真协处理器**, EM=1 由软件仿真协处理器, EM=0 不仿真
- **TS: 任务切换**, TS=1 出现任务切换, TS=0 无。
- **ET: 扩展类型**, 用于386, ET=1 配387, ET=0 配287, Pentium始终置1。
- **NE: 数值异常**, NE=1 由16号中断处理浮点故障, NE=0 由外部中断处理。
- **WP: 写保护**, WP=1 用户级只读页禁止写入, WP=0 允许。
- **AM: 对齐屏蔽**, AM=1 屏蔽对准错误, AM=0 Eflag中的AC位有效。
- **NW: 不透明写**, NW=1不透明写, 只写Cache, 不写主存。 NW=0 透明写, 写直达, 既写Cache, 又写主存。
- **CD: 禁止Cache**。 CD=1 禁止片内Cache填充。 CD=0 允许。
- **PG: 允许分页**, PG=1 允许分页, PG=0 禁止。





3.3 Pentium 微处理器外部结构

- Pentium 微处理器的主要引脚及其功能：
 - 1、地址线及控制
 - 2、数据线及控制
 - 3、总线周期控制
 - 4、Cache 控制
 - 5、系统控制
 - 6、总线控制



1. 地址线及控制

- **$\overline{A20M}$** : A20以上地址线屏蔽信号，与ISA总线兼容，仿真8086CPU 1M空间。
- **$A31 \sim A3$** : 地址总线，寻址4GB。内部Cache，地址双向。
A31~A3突发传送时不变。
A2-A0在CPU中被编码，形成 $\overline{BE7} - \overline{BE0}$ 的输出，用于字节选择。



2. 数据线及控制

- $\overline{BE7} \sim \overline{BE0}$: 字节允许，对应每个字节，由地址A2-A0产生。
- $D63 \sim D0$: 数据总线。数据读写时，按字节偶校验。



3. 总线周期控制

- $D/\overline{C}$: 数据/控制。
- $M/\overline{IO}$: 存储器/IO。
- $W/\overline{R}$: 写/读。
- $\overline{NA}$: 下一地址有效, 用于支持地址流水线操作。采样到 $\overline{NA}$ 有效的两个时钟周期后, CPU可送出新地址。



4. Cache控制

- $\overline{\text{Cache}}$: Cache控制，指示目前处于Cache周期。
- $\overline{\text{KEN}}$: Cache允许，有效时，指示进入突发读周期，将外部数据复制到内部Cache。



5. 系统控制

- **RESET**: 复位, 冷复位, 1) 实地址方式; 2) A31-A20为FFFH (12个), 3) CS=F000H, EIP=0000FFF0H; 4) 清0 Cache和浮点寄存器; 5) 清0 相关寄存器。

表 3.3.1 复位后部分寄存器的值

寄存器	RESET 值
EAX	0
EDX	0500××××H
EBX、ECX、ESP、EBP、ESI、EDI	0
EFLAGS	2
EIP	0000FFF0H
CS	F000H
DS、ES、SS、FS、GS	0
GDTR、TR	0
CR0	60000010H
CR2、CR3、CR4	0



3.5 Pentium微处理器的操作模式

- Pentium的操作模式:

{ 实地址模式
 { 保护虚地址模式 { 一般保护模式
 { 虚拟8086模式



3.5.1 实地址模式

- 简称实地址方式，**Pentium与8086兼容**，基本体系结构相同。
- 能有效地使用8086所没有的寻址方式、32位寄存器和大部分指令。
- 存储空间为**1M字节**。不允许分页，所以线性地址就是物理地址。
- **物理地址=段地址×16+偏移地址**
- **保留2个物理存储空间：**

0000:0000H~0000:03FFH：中断向量区，每个中断向量占用4个字节

FFFF:0000H~FFFF:000FH：系统初始化区。

- 在实地址方式下，可以把Pentium设置为保护方式。




图 3.5.1 实地址模式存储器寻址



3.5.2 保护虚拟地址模式

- 简称**保护方式**。4GB物理空间，64TB逻辑空间。
- 在保护方式下，逻辑地址由选择符和偏移地址两部分组成，选择符存放在段寄存器中，但它不能直接表示段基地址，而由操作系统通过一定的方法取得段基地址，再和偏移地址相加，从而求得所选存储单元的物理地址。




图 3.5.2 保护模式存储器寻址



虚拟8086方式

- Pentium微处理器允许在实方式和保护方式下执行8086的应用程序。
- 虚拟8086方式相当于程序运行在实地址方式。
- 通过使用分页功能，可以把虚拟8086方式下的1MB地址空间映射到Pentium微处理器的4GB的物理空间中的任何位置。
- 虚拟8086方式与实地址方式的不同：
 - 1) 虚拟8086方式是一个程序的运行方式。
 - 2) 实地址方式是处理器的工作方式。



结 束